看板 [ Electronics ]
討論串[問題] 請問關於 common mode feedback 問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 請問關於 common mode feedback 問題
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者deathcustom (DSM......)時間18年前 (2007/07/30 13:41), 編輯資訊
0
0
0
內容預覽:
vos一定是會降低的啊. 因為你會去定義一個Vcm. 然後藉由電容的電荷分配. 把Voutcm跟Vcm做比較. 然後盡量把Voutcm拉到Vcm. 不過就算如此. 在原始設計上，還是不能讓Voutcm飄離Vcm太多. 要不然CMFB完會有distortion. --. ╭ █◣◢█ ╮ ╭ ███◣
(還有157個字)
#1
[問題] 請問關於 common mode feedback 問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者thola (123)時間18年前 (2007/07/30 10:23), 編輯資訊
0
0
0
內容預覽:
最近碰到一個小問題,. 一般的op電路中, 加上common mode feedback 後,. common mode feedback 對於 DC offset voltage 將是會有什麼影響?. 因為最近模擬了一下,. common mode feedback "似乎"會降低 DC offs
首頁
上一頁
1
下一頁
尾頁