討論串[問題] 數位電路問題
共 7 篇文章
首頁
上一頁
1
2
下一頁
尾頁

推噓0(0推 0噓 1→)留言1則,0人參與, 最新作者obov (我十年前是美少年)時間17年前 (2008/05/11 01:51), 編輯資訊
0
0
0
內容預覽:
1. Register Transfer Level (RTL) description is a way of describing the. operation of a synchronous digital circuit. In RTL design, a circuit's. behav
(還有257個字)

推噓0(0推 0噓 0→)留言0則,0人參與, 最新作者sasako (微笑待人)時間17年前 (2008/05/08 04:02), 編輯資訊
0
0
0
內容預覽:
晚上很無聊的在欣賞一些舊文章. 就這篇文章. 想請教幾個問題. 1.什麼是register transfer,從英文我完全無法體會是什麼意思.... 2.RTL不處理cycle內的行為是什麼意思??可否請知道的人舉個例子說明... 3.RTL若是不加#,那在引用memory的時候,不是會有timin

推噓0(0推 0噓 0→)留言0則,0人參與, 最新作者acelp (未來,一直來一直來)時間18年前 (2007/08/02 23:41), 編輯資訊
0
0
0
內容預覽:
數位設計的某些target的確以DSP的應用為主. 但是我想應用的層面有分General與special兩種?. 而special則以ASIC為大宗 反之General則以CPU或DSP為主. 尤其您做multimedia 在此領域的standard層出不窮. 假使做AISC大概都死光了吧? 應該都
(還有1619個字)

推噓12(12推 0噓 10→)留言22則,0人參與, 最新作者Maddulin (what else do u focus?)時間18年前 (2007/08/01 01:05), 編輯資訊
0
0
0
內容預覽:
acelp 網友說的不錯. 不過我有一些不同的見解, 提出來討論. 首先談一下同步非同步的設計. 談這些問題我一定從理論,背景精神切入,這樣視野才廣. digital circuit 必然以實現處理 DSP 為發展, 這點無庸至疑. DSP 的運算精神就是 clock-based 亦即 sampli
(還有2407個字)

推噓1(1推 0噓 3→)留言4則,0人參與, 最新作者acelp (未來,一直來一直來)時間18年前 (2007/07/29 22:37), 編輯資訊
0
0
0
內容預覽:
可能眾網友得思考一下 什麼是同步設計跟非同步設計. 同步跟非同步設計的差異性在哪? 為什麼現在幾乎所有的數位都圍繞在clock?. 一般業界再用的幾乎都是同步設計. 所以才有Maddulin網友說的cycle間的東西不處理. (不過事實上還是可以處理:p gate level上就可以作. 但是這就脫
(還有284個字)
首頁
上一頁
1
2
下一頁
尾頁