看板 [ Electronics ]
討論串[問題] 關於CMOS的漏電流
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] 關於CMOS的漏電流
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者young000 (xxx)時間19年前 (2007/04/01 23:47), 編輯資訊
0
0
0
內容預覽:
Hspice 當然可以算.... 在你想要看的那一點 node 加上 dummy voltage (0V),out file 會顯示流經此 dummy. voltage 的 current.. 笨ㄧ點的作法就是把你想要看的 device 或 cell 周圍的 node (含 ground) 全部加.
(還有57個字)
#2
Re: [問題] 關於CMOS的漏電流
推噓1(1推 0噓 2→)留言3則，0人參與, 最新作者Maddulin (what else do u focus?)時間19年前 (2007/04/01 17:01), 編輯資訊
0
0
0
內容預覽:
你應該不是指cell-based flow. 不過我雞婆提一下 cell-based flow 如何得知. 在SYNOPSYS logic library (.lib), 每個cell,. 在一個simulation sample duration (e.g., 1ns). 有都有它的leakage
(還有39個字)
#1
[問題] 關於CMOS的漏電流
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者janjun (♀郡☆展♂)時間19年前 (2007/04/01 16:23), 編輯資訊
0
0
0
內容預覽:
從開學meeting到現在 每次報告中. 每篇paper 都有提到漏電流的問題. 而且他們還有數據可以提出來做比較. 我想知道是利用哪修軟體可以看出這些漏電流的數值. 我再想是不是可以利用HSPICE 跑出漏電流的模擬數值. 不知道板上有沒有做這類的神人. --. ※ 發信站: 批踢踢實業坊(ptt
首頁
上一頁
1
下一頁
尾頁