看板 [ Electronics ]
討論串[問題] Static Timing Analysis的問題
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] Static Timing Analysis的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者Maddulin (what else do u focus?)時間19年前 (2007/03/24 14:14), 編輯資訊
0
0
0
內容預覽:
def.S def.H 請由def.H 計算min. path, 若min. path不存在 hold time violation, 其它path必然不存在 看來你對 clock letency, uncertainty的意義並不懂. 建議你先理解以上兩名詞在logic synthesis中的含義
(還有217個字)
#2
Re: [問題] Static Timing Analysis的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者invalid (everlasting)時間19年前 (2007/03/22 11:29), 編輯資訊
0
0
0
內容預覽:
RT應該是required time,AT=arrival time. setup time指的是要進入Flop的資料必須在clock edge多久準備好. (也就是不能再變動了). hold time就是在clock edge之後一段時間資料不能變動. 通常討論setup time的話是指即將要進
(還有133個字)
#1
[問題] Static Timing Analysis的問題
推噓2(2推 0噓 1→)留言3則，0人參與, 最新作者bw51 (路人甲)時間19年前 (2007/03/21 22:29), 編輯資訊
0
0
0
內容預覽:
定義是這樣寫的,不過不是很懂!!請高手幫忙解答一下. setup time:edge trigger前data必須穩定的時間. hold time:edge trigger後資料必須穩定的時間. 能有更清楚的說法嗎?. 那不滿足setup是edge trigger後資料還沒到reg input端,或
(還有370個字)
首頁
上一頁
1
下一頁
尾頁