討論串[問題] 石英振盪器的精確度問題
共 8 篇文章
首頁
上一頁
1
2
下一頁
尾頁

推噓0(0推 0噓 0→)留言0則,0人參與, 最新作者acelp (未來,一直來一直來)時間19年前 (2007/01/25 19:34), 編輯資訊
0
0
0
內容預覽:
如網友所言 有興趣可以多研究 CDR吧. 有些paper專門在討論timing recovery的. 舊有oversampling的方式在現階段頻率動輒幾十M的通訊系統cost太高了. 而且現階段一般+-50ppm吧 crystal或oscillator也大多在此範圍之內. 至於網友所言jitter

推噓0(0推 0噓 0→)留言0則,0人參與, 最新作者TEMmode (I am sorry..)時間19年前 (2007/01/25 12:24), 編輯資訊
0
0
0
內容預覽:
如果是光通訊中clock and data recovery(CDR)的話,或許是傳送的data速度已經很高,. 要用比他快16倍clock去做oversampling有點困難.於是直接用個loop去取出clock的頻. 率以及相位,用來demux或者供後段電路來使用.. --. 發信站: 批踢

推噓1(1推 0噓 0→)留言1則,0人參與, 最新作者beagle (紅茶犬)時間19年前 (2007/01/25 11:13), 編輯資訊
0
0
0
內容預覽:
的確, 通訊協動多會定義雙方 clock 可忍耐的差異度, 而且這容忍值頗大,. 好像是在 5% 還是 10% 左右... 換成 ppm 會變成天文數字.... 通常接收方會用 16 倍的頻率去讀訊號, 因此 1/16 或更大的 jitter 是可允許的,. 為了避免連續的 0 導致誤差累積, 較新
(還有310個字)

推噓0(0推 0噓 0→)留言0則,0人參與, 最新作者acelp (未來,一直來一直來)時間19年前 (2007/01/25 01:46), 編輯資訊
0
0
0
內容預覽:
crystal起振還必須依靠電容 而crystal本身對溫度會有variation. 掛在crystal上的電容也會對溫度有variation. 這些variation可能會造成起振的頻率偏移 甚至是jitter變大. jitter變大都不是一般IC所預期的. 而頻率的偏移會在互連的device會造
(還有93個字)

推噓1(1推 0噓 0→)留言1則,0人參與, 最新作者beagle (紅茶犬)時間19年前 (2007/01/24 22:22), 編輯資訊
0
0
0
內容預覽:
糗了, 居然算錯... =.=. 應該是每個月誤差正負 129.6 秒.... t / (86400*30) = 50 ppm. t = 86400 * 30 * (50 / 1000000) = 129.6 秒. --. 吃甜食有何不可? 有在用腦就不會變胖了喔。. -- L. --. 發信站
首頁
上一頁
1
2
下一頁
尾頁