看板 [ Electronics ]
討論串[問題] CMOS製程裡頭電感電容的面積
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] CMOS製程裡頭電感電容的面積
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者NeoCPT (post blue)時間19年前 (2006/11/01 04:38), 編輯資訊
0
0
0
內容預覽:
※ 引述《XPIRIT (老朋友~~^^N   Ｉ》之銘言：. 電容有很多種作法, MOS capacitor 大概在 1~5fF/um^2. 電感的話, 大部分都是用 spiral structure, 就是像蚊香一樣. 估計電感值可以用下面公式:. L = 1.2 * 10^-6 * n
#1
[問題] CMOS製程裡頭電感電容的面積
推噓3(3推 0噓 0→)留言3則，0人參與, 最新作者XPIRIT時間19年前 (2006/10/31 22:53), 編輯資訊
0
0
0
內容預覽:
如果想把電感電容做到CMOS 0.35um製程裡頭. 不知道有沒有什麼資料說明. 大概的電容值與電感值跟所佔面積的關係. 感謝~~~~. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 140.113.150.130.
首頁
上一頁
1
下一頁
尾頁