看板 [ Electronics ]
討論串[請益] Xilinx FPGA 燒錄問題??
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [請益] Xilinx FPGA 燒錄問題??
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者juicyworm (我愛玩愛玩愛玩)時間19年前 (2006/10/23 11:57), 編輯資訊
0
0
0
內容預覽:
其實如果只是因為給input很麻煩. 可以試著把利用某個switch來作切換. 然後把input的一些值寫在程式裡. 比如. reg input[3:0];. input <= "1011";. wire input1 = input[0];. wire input2 = input[1];. ..
#2
Re: [請益] Xilinx FPGA 燒錄問題??
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者acelp (未來，一直來一直來)時間19年前 (2006/10/23 10:29), 編輯資訊
0
0
0
內容預覽:
testbench會gen clock吧? 可是你的clock應該是從FPGA的PLL gen出來的. 而且bench所用的語法 有些根本不是verilog. ISE或是synplify compile根本不會過. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 203.69.
#1
[請益] Xilinx FPGA 燒錄問題??
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者needhope (Let's move out)時間19年前 (2006/10/22 23:33), 編輯資訊
0
0
0
內容預覽:
大家好. 第一次使用XilinxFPGA. 讀完ISE Tutorial 跟 版子的spec. 已經知道怎麼燒到 rom 跟直托 configure FPGA. 我的問題是 可以一起把 testbench 燒入 FPGA 嗎?. 因為有一個電路的 IO port 很多.. 可以直接將電路的testb
首頁
上一頁
1
下一頁
尾頁