Folded cascode OTA問題

看板Electronics作者 (太谷洋平)時間9月前 (2023/07/16 18:42), 編輯推噓9(9推 0噓 55→)
留言64則, 5人參與, 9月前最新討論串1/1
各位前輩大大好， 我因為要使用gm c的積分器， 因此需要使用到含有source degeneration的 folded cascade OTA， 我在模擬電路時是使用nmos輸入的OTA， 輸入對下方電流源使用differential的nmos時， 我模擬出的AC gain跟計算的不同， 整體電路的gm應該要等於輸入mos的gm， 但明顯小很多，當下面的電流源使用單顆nmos時就比較接近計算的gain， 但是我看過每個節點的電壓電流都一樣， 且都有在飽和區， 請問各位大大是模擬出了問題還是電路設計問題呢？ 手機發文排版請見諒。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.53.241.120 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1689504169.A.3E7.html
→
07/16 20:06, 9月前 , 1F
你都用source degeneration 了 Gm是怎麼算?
07/16 20:06, 1F
→
07/16 20:20, 9月前 , 2F
加上source degeneration的話等效gm是gm/1+
07/16 20:20, 2F
→
07/16 20:20, 9月前 , 3F
gmRs
07/16 20:20, 3F
→
07/16 20:21, 9月前 , 4F
可是我測Ac gain掛上Rs後gain反而增加了
07/16 20:21, 4F
→
07/17 11:32, 9月前 , 5F
Testbench跟schematic 貼出來吧，不然怎麼隔空抓藥
07/17 11:32, 5F
→
07/17 16:29, 9月前 , 6F
07/17 16:29, 6F
→
07/17 16:30, 9月前 , 7F
07/17 16:30, 7F
→
07/17 16:30, 9月前 , 8F
07/17 16:30, 8F
→
07/17 16:31, 9月前 , 9F
07/17 16:31, 9F
→
07/17 16:45, 9月前 , 10F
以上電路給大大參照
07/17 16:45, 10F
推
07/18 11:31, 9月前 , 11F
把tail電流源改成差動的 輸入差動對的source點就不能
07/18 11:31, 11F
→
07/18 11:31, 9月前 , 12F
當小訊號接地了吧 那就變成輸入差動對被各自的電流源
07/18 11:31, 12F
→
07/18 11:31, 9月前 , 13F
source degeneration 然後你的差動電流源又在飽和區
07/18 11:31, 13F
→
07/18 11:31, 9月前 , 14F
ro很大的話degeneration完的gain當然很小
07/18 11:31, 14F
推
07/18 11:33, 9月前 , 15F
把差動電流源的drain接在一起應該就正常了 但這樣其
07/18 11:33, 15F
→
07/18 11:33, 9月前 , 16F
實就是單一顆tail電流源XD
07/18 11:33, 16F
→
07/19 01:06, 9月前 , 17F
對耶，全差動的電流源ro變source degeneration，那如
07/19 01:06, 17F
→
07/19 01:06, 9月前 , 18F
果我想用掛的電阻達到source degeneration我該怎麼調
07/19 01:06, 18F
→
07/19 01:06, 9月前 , 19F
整電流源比較好呢？
07/19 01:06, 19F
→
07/19 01:14, 9月前 , 20F
07/19 01:14, 20F
→
07/19 01:14, 9月前 , 21F
/uaDjtJC.jpg我想達到這種效果
07/19 01:14, 21F
→
07/19 01:15, 9月前 , 22F
07/19 01:15, 22F
推
07/19 08:23, 9月前 , 23F
把drain用一個電阻接在一起啊，這不是基本嗎?
07/19 08:23, 23F
→
07/19 08:23, 9月前 , 24F
你把兩個current source的drain用電阻接在一起就好
07/19 08:23, 24F
推
07/19 08:25, 9月前 , 25F
google: OP amp source degeneration
07/19 08:25, 25F
→
07/19 12:59, 9月前 , 26F
回樓上大大，有嘗試過了，但gain反而增加了
07/19 12:59, 26F
→
07/19 18:22, 9月前 , 27F
相較什麼條件gain增加了阿？電阻用多大？
07/19 18:22, 27F
→
07/19 19:53, 9月前 , 28F
回j大，以上面第一張電路圖為例，掛上40k電阻gain從26
07/19 19:53, 28F
→
07/19 19:53, 9月前 , 29F
上升到30db
07/19 19:53, 29F
→
07/19 20:15, 9月前 , 30F
因為電流源的ro不夠大，所以rs會被ro併掉
07/19 20:15, 30F
→
07/20 01:45, 9月前 , 31F
Ro連40k都沒有？有進sat嗎
07/20 01:45, 31F
推
07/20 12:09, 9月前 , 32F
咦為什麼你看起來很像沒sizing過
07/20 12:09, 32F
→
07/20 12:09, 9月前 , 33F
電流源L怎麼不用大點？
07/20 12:09, 33F
→
07/20 14:16, 9月前 , 34F
電流源小ro只有14k =(
07/20 14:16, 34F
→
07/20 14:16, 9月前 , 35F
調整L嗎？ 我試試看
07/20 14:16, 35F
→
07/20 15:38, 9月前 , 36F
L跟小ro成反比
07/20 15:38, 36F
→
07/20 16:02, 9月前 , 37F
痾到底什麼跟什麼,M14 vod 有調整嗎
07/20 16:02, 37F
→
07/20 16:05, 9月前 , 38F
你的mos vod跟vds-vod設計多少？
07/20 16:05, 38F
→
07/20 17:21, 9月前 , 39F
回s大，有確認過都在飽和區
07/20 17:21, 39F
→
07/20 17:22, 9月前 , 40F
看起來唯一的方法只有cascode電流源了嗎？
07/20 17:22, 40F
推
07/20 18:11, 9月前 , 41F
正常來說L越大ro會越大吧 飽和區也有分有沒有壓到vds
07/20 18:11, 41F
→
07/20 18:11, 9月前 , 42F
然後你的W也不調的嗎?Vb的700mV又是哪裡來的阿?
07/20 18:11, 42F
→
07/20 18:39, 9月前 , 43F
我是在相同電流的情況下L增加ro變小
07/20 18:39, 43F
→
07/20 18:39, 9月前 , 44F
Vb我測試用直接掛電壓源
07/20 18:39, 44F
→
07/20 18:41, 9月前 , 45F
vod是0.205,vds-vod是0.012
07/20 18:41, 45F
→
07/20 22:06, 9月前 , 46F
感謝樓上幾位大大的解答，最後我用cascode電流源解決
07/20 22:06, 46F
→
07/20 22:06, 9月前 , 47F
問題
07/20 22:06, 47F
推
07/20 22:38, 9月前 , 48F
Vb給這種整數感覺就像為了交作業按照自己想像定的
07/20 22:38, 48F
→
07/20 23:55, 9月前 , 49F
也算是交作業，為了趕下線QQ
07/20 23:55, 49F
推
07/21 08:16, 9月前 , 50F
感下線的話...定這種架構等等很容易出事(過來人經驗
07/21 08:16, 50F
→
07/21 12:03, 9月前 , 51F
12mV就已經快壓死了啊
07/21 12:03, 51F
→
07/21 12:04, 9月前 , 52F
電流鏡不要用電壓給，你一跑PVT馬上掛掉
07/21 12:04, 52F
→
07/21 12:05, 9月前 , 53F
就算是要外灌，也要用電流抽再mirror過去
07/21 12:05, 53F
→
07/21 12:09, 9月前 , 54F
這種最普通的架構也會出事嗎
07/21 12:09, 54F
→
07/21 12:11, 9月前 , 55F
你光高低溫Vt就可能差100mV了，你怎麼知道gate要給幾伏
07/21 12:11, 55F
→
07/21 12:11, 9月前 , 56F
請問s大，那vds通常要有多少的空間呢？ 我旁邊是還有
07/21 12:11, 56F
→
07/21 12:11, 9月前 , 57F
做偏壓電路啦
07/21 12:11, 57F
→
07/21 12:14, 9月前 , 58F
Headroom夠的話至少放100mV吧
07/21 12:14, 58F
→
07/21 12:17, 9月前 , 59F
你的狀況Vod壓到100mV你headroom就夠了
07/21 12:17, 59F
→
07/21 12:18, 9月前 , 60F
但headroom你要跑低溫Slow corner看
07/21 12:18, 60F
→
07/21 12:32, 9月前 , 61F
好，我跑看看PVT跟corner 感謝s大
07/21 12:32, 61F
推
07/21 19:25, 9月前 , 62F
L跟ro正相關是在固定vov的情況下 定電流只調L偏壓點
07/21 19:25, 62F
→
07/21 19:25, 9月前 , 63F
就跑掉了 ro變小很可能是vds壓到
07/21 19:25, 63F
→
07/21 19:28, 9月前 , 64F
然後調L vth也會變 所以vb電壓給死觀察無法固定變因
07/21 19:28, 64F
‣ 更多 k23210000 的文章
文章代碼(AID): #1aiycfFd (Electronics)