[問題] CMOS logic gate 電壓問題

看板Electronics作者 (LUCCC)時間3年前 (2022/11/06 11:51), 編輯推噓0(0推 0噓 3→)
留言3則, 1人參與, 3年前最新討論串1/1
https://i.imgur.com/LNTIxqm.jpg
大家好，想請問一下這一題我的思考過程是否正確，總覺得有點怪怪的 - - - N1的D=N3的S=Vx 當Vin 是0.4 時 N1導通，可以看成R，但從Vo波形還沒往下掉可以看出Ν3還沒通，代表Vx 有電壓 IR，又因為N3沒通，電流一定是Ν2流過來的，則Ν2是通的，可以算出Vx=1.2*(R/3 R)=0.4，也就代表Vin要大於0.8 N3才會通，N1, N3通之後Vo也開始掉了，所以t2對應到的v in就是0.8V 依第一題的邏輯 第二小題 N1從Sat變成lin ， N2則一直維持Sat，N3則是從off變Sat -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.149.22 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1667706672.A.F7A.html
→
11/06 11:54, 3年前 , 1F
卡卡的點是 1. N1通之後 只能從波形看Vo沒掉所以N3不
11/06 11:54, 1F
→
11/06 11:54, 3年前 , 2F
通嗎 2. t2那個瞬間 Vx 是Vo在N1 N3的分壓=0.6V還是V
11/06 11:54, 2F
→
11/06 11:54, 3年前 , 3F
o在N1 N2的分壓=0.4
11/06 11:54, 3F
‣ 更多 ciapa1015 的文章
文章代碼(AID): #1ZPoymzw (Electronics)