[請益] ESD power clamp 觀念請教
各位前輩大大們好
小弟想請教一下關於ESD的觀念
如圖所示
就我對ESD power clamp 的了解
GGNMOS: Vt1相對較高，且不均勻導通
GRNMOS: 需要靠NMOS本身的Cgd來耦合Vg，
先將channel 開啟後才進入avalanche breakdown
GCNMOS:因GRNMOS 本身Cgd 不夠大，
Vg 耦合不夠多，就會另外接C，
但Gate 的電壓不能拉太高，
與Gate 耐壓和SOA有關
RC Inverter: 也是MOS channel 開啟後才進入avalanche breakdown，trigger速度較快，
Inverter NMOS可以保護Gate
想請教大大們以上的觀念有誤嗎？
另外想請問
常看到HV的Power 都是用GR或GCNMOS 是為什麼呢？
是因為HV 若做RC inverter 會比較浪費面積嗎？
還需到考慮LU rule
還有GCNMOS還有什麼另外的缺點嗎？
小弟我總感覺跟RC Inverter 相比好像差不多
謝謝大大們的指教
-----
Sent from JPTT on my iPhone
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 39.9.136.239 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1662544563.A.3E4.html
→
09/09 15:55,
1年前
, 1F
09/09 15:55, 1F
→
09/09 15:55,
1年前
, 2F
09/09 15:55, 2F
→
09/09 15:55,
1年前
, 3F
09/09 15:55, 3F
→
09/09 15:55,
1年前
, 4F
09/09 15:55, 4F
→
09/09 15:55,
1年前
, 5F
09/09 15:55, 5F