[問題] 關於ALDO的穩定度
各位前輩大家好，
小弟現在想要設計一顆類比的LDO，
內部的op我是使用two stage的
（第一級是電流鏡當主動負載的5T放大器，
第二級是使用classA的方式，做法參考Allen大師寫的類比書）
這顆op有跑過ac模擬確定phase margin有大於60度，
接成unity gain buffer也是可以正常運作的，
但是我在op輸出端接上一顆很大的power pmos，
並在pmos的drain端接上回授電阻串、輸出電容（1uF）以及負載電流源（數十mA等級），
並且因為我的power mos選用pmos，
所以我要將參考電壓接在op負輸入端，
回授電壓接在op正輸入端。
在模擬結果圖顯示：
初始負載無論是重載或是無載都是有達到我想要的LDO輸出電壓，
然後一旦切換負載（無論負載多少、也不論是輕轉重亦或是重轉輕），
輸出電壓就會開始振盪，
並且愈振愈大，
看來就是不穩定的現象，
應該這個LDO是正回授的模式了。
這裡想要請教各位，
請問有關於這個現象能給小弟一些意見嗎？
或是可否告知小弟可以去哪裡看一些誤差放大器的設計以及LDO的補償方式的講解呢？
現在我找到的幾乎都比較偏向大block層面的資料，
似乎比較少講內部誤差放大器的設計亦或是LDO的波德圖要怎麼求...
手機排版請見諒
感謝各位前輩的意見
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.9.53.135 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1662017950.A.D07.html
→
09/01 15:46,
1年前
, 1F
09/01 15:46, 1F
→
09/01 15:47,
1年前
, 2F
09/01 15:47, 2F
→
09/01 15:47,
1年前
, 3F
09/01 15:47, 3F
→
09/01 15:49,
1年前
, 4F
09/01 15:49, 4F
→
09/01 15:56,
1年前
, 5F
09/01 15:56, 5F
→
09/01 15:56,
1年前
, 6F
09/01 15:56, 6F
→
09/01 16:05,
1年前
, 7F
09/01 16:05, 7F
→
09/01 16:06,
1年前
, 8F
09/01 16:06, 8F
→
09/01 16:07,
1年前
, 9F
09/01 16:07, 9F
→
09/01 16:10,
1年前
, 10F
09/01 16:10, 10F
→
09/01 16:14,
1年前
, 11F
09/01 16:14, 11F
→
09/01 16:14,
1年前
, 12F
09/01 16:14, 12F
→
09/01 23:49,
1年前
, 13F
09/01 23:49, 13F
→
09/01 23:49,
1年前
, 14F
09/01 23:49, 14F
→
09/01 23:51,
1年前
, 15F
09/01 23:51, 15F
→
09/01 23:51,
1年前
, 16F
09/01 23:51, 16F
→
09/01 23:52,
1年前
, 17F
09/01 23:52, 17F
→
09/02 09:20,
1年前
, 18F
09/02 09:20, 18F
→
09/02 09:21,
1年前
, 19F
09/02 09:21, 19F
→
09/02 13:31,
1年前
, 20F
09/02 13:31, 20F
→
09/02 13:31,
1年前
, 21F
09/02 13:31, 21F
→
09/02 13:33,
1年前
, 22F
09/02 13:33, 22F
→
09/02 14:04,
1年前
, 23F
09/02 14:04, 23F
→
09/02 14:14,
1年前
, 24F
09/02 14:14, 24F