[問題] 負載電容

看板Electronics作者時間3年前 (2022/08/31 13:50), 編輯推噓2(2推 0噓 11→)
留言13則, 5人參與, 最新討論串1/1
大家好，想請問一下，在電路模擬時有時候會在輸出的地方再加上10p~30p的電容，這個電 容是為了考慮什麼因素而加的，謝謝！ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.229.114.177 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1661925027.A.F1C.html
→
08/31 16:15, 3年前 , 1F
穩壓 等效阻抗
08/31 16:15, 1F
推
08/31 17:26, 3年前 , 2F
PCB版的寄生電容 在高速一點會加放電感
08/31 17:26, 2F
→
08/31 18:06, 3年前 , 3F
那請問除了負載電容外也會看到並一個負載電容 這也是因為PC
08/31 18:06, 3F
→
08/31 18:06, 3年前 , 4F
B板的寄生的阻抗嗎
08/31 18:06, 4F
→
08/31 18:07, 3年前 , 5F
打錯 是電阻 負載電容並負載電阻
08/31 18:07, 5F
→
08/31 18:08, 3年前 , 6F
要看你電路要推什麼負載啊
08/31 18:08, 6F
→
08/31 18:10, 3年前 , 7F
這是規格應該跟需求端談好而不是隨便放個值
08/31 18:10, 7F
→
08/31 18:18, 3年前 , 8F
是在模擬一串inverter 做function 模擬的時候需要在輸出端
08/31 18:18, 8F
→
08/31 18:18, 3年前 , 9F
加上電容或再並一個電阻才能確保其推力 在沒有明確指出要推
08/31 18:18, 9F
→
08/31 18:18, 3年前 , 10F
什麼負載的情況下 想知道這些負載是考量到哪些的寄生效應而
08/31 18:18, 10F
→
08/31 18:18, 3年前 , 11F
加的
08/31 18:18, 11F
→
08/31 19:15, 3年前 , 12F
這問題就像問大家你老婆為啥生氣但你沒結婚
08/31 19:15, 12F
推
09/04 02:36, , 13F
我覺得是在模擬parasitic + 下一個邏輯閘的input cap
09/04 02:36, 13F
‣ 更多 KYSC 的文章
文章代碼(AID): #1Z3lQZyS (Electronics)