[問題] Interleaved & Non-Interleaved 對於cr

看板Electronics作者 (linpogin)時間1年前 (2022/06/12 17:09), 編輯推噓4(4推 0噓 4→)
留言8則, 3人參與, 1年前最新討論串1/1
如題 在intel design guide或是高速訊號協會通常會提到 用interleaved走線來抑制FEXT，但會提升NEXT影響 用non interleaved走線來抑制NEXT，但會提升FEXT影響 但我沒辦法想像為什麼 不知道有沒有熟悉此部分的大大可以解惑 表層和內層的影響我理解，主要是這part想不出來 ---- Sent from BePTT on my Google Pixel 6 Pro -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.12.33.184 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1655024982.A.BAC.html
推
06/13 11:17, 1年前 , 1F
建議到comm_and_RF提問，那邊更專門(更冷門XDDDD)
06/13 11:17, 1F
推
06/16 03:58, 1年前 , 2F
以下是不專業猜測 我猜是因為non interleaved在CPU Sid
06/16 03:58, 2F
→
06/16 03:58, 1年前 , 3F
e 2 channel是獨立分開的 但到了dimm端 又會再次交錯
06/16 03:58, 3F
→
06/16 03:58, 1年前 , 4F
因此在near end比較不會Xtalk 而是到far end才會比較
06/16 03:58, 4F
→
06/16 03:58, 1年前 , 5F
嚴重
06/16 03:58, 5F
推
06/16 04:00, 1年前 , 6F
反之 interleaved則是cpu side交錯 dimm side 分開。
06/16 04:00, 6F
→
06/16 04:00, 1年前 , 7F
可以研究研究CPU Ball Pin
06/16 04:00, 7F
推
06/17 17:39, 1年前 , 8F
方向相反
06/17 17:39, 8F
‣ 更多 linpogin213 的文章
文章代碼(AID): #1YfQrMki (Electronics)