[問題] flash-SAR ADC問題

看板Electronics作者 (chesterhaha)時間2年前 (2022/03/27 18:34), 編輯推噓4(4推 0噓 32→)
留言36則, 3人參與, 2年前最新討論串1/1
版上各位大家好 小弟最近研究flash-SAR二階式ADC遇到了一些問題，在differential input flash ADC裡 使用的4-input比較器(圖左)，容易在input跟reference的vcm差太多的時候有很大的offs et，某些情況下大到讓後端SAR ADC的redundancy不夠用來修正。 目前能找到的differential input flash ADC 都是在input先用電容做 vin-vref 這個動 作(圖右)，來解這個問題。但電路裡input端還有接到SAR ADC的C-DAC，所以希望避免大 的輸入電容，不知道有沒有更好的解決辦法，先謝謝各位了！！ https://i.imgur.com/fs6OVQj.jpg
-- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.140.157.93 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1648377259.A.5F2.html
推
03/27 19:31, 2年前 , 1F
電容串中間再塞一級pre-amp
03/27 19:31, 1F
→
03/27 20:51, 2年前 , 2F
請問是指右圖的電容跟SAR的電容陣列中間嗎？
03/27 20:51, 2F
→
03/27 20:54, 2年前 , 3F
這樣加入pre-amp是怎麼避免4-input 比較器遇到的inpu
03/27 20:54, 3F
→
03/27 20:54, 2年前 , 4F
t refer offset 問題?
03/27 20:54, 4F
推
03/27 21:45, 2年前 , 5F
那為什麼不切換方式往vcm 上下切？
03/27 21:45, 5F
推
03/27 21:55, 2年前 , 6F
常見去掉offset的方式是autozero,可以將input offset
03/27 21:55, 6F
→
03/27 21:55, 2年前 , 7F
跟pre amp一起考慮。另外也可以試著只針對vin/vip點at
03/27 21:55, 7F
→
03/27 21:55, 2年前 , 8F
z。
03/27 21:55, 8F
推
03/27 22:00, 2年前 , 9F
還有就是可以瞭解一下早造成offset成因是什麼，有時xy
03/27 22:00, 9F
→
03/27 22:00, 2年前 , 10F
點加個reset也會有效。
03/27 22:00, 10F
→
03/27 22:09, 2年前 , 11F
回樓上 不太確定你的意思，據我的了解右邊電路目的是
03/27 22:09, 11F
→
03/27 22:09, 2年前 , 12F
做出VCM+vr1-vin1 與 VCM+vr2-vin2進differential pa
03/27 22:09, 12F
→
03/27 22:09, 2年前 , 13F
ir做比較，來避免掉用兩組differential pair會遇到
03/27 22:09, 13F
→
03/27 22:09, 2年前 , 14F
的電壓不對稱問題，但是缺點是輸入電容太大，不適合
03/27 22:09, 14F
→
03/27 22:09, 2年前 , 15F
跟SAR ADC接在一起
03/27 22:09, 15F
→
03/27 22:11, 2年前 , 16F
回p大 好，感謝
03/27 22:11, 16F
→
03/28 00:01, 2年前 , 17F
我的意思是你ref dac 跟 sig dac 一起往中間切
03/28 00:01, 17F
→
03/28 00:02, 2年前 , 18F
用一個4 input cmp 做個2-3次比較 剩自己sig dac 切
03/28 00:02, 18F
→
03/28 00:03, 2年前 , 19F
你用一個比較器 頂多offset 就你自己一個
03/28 00:03, 19F
→
03/28 00:04, 2年前 , 20F
不然你就說要做 cal offset
03/28 00:04, 20F
→
03/28 00:05, 2年前 , 21F
如果是產品 要cal 我不建議 學校的話 做一做懂觀念還
03/28 00:05, 21F
→
03/28 00:05, 2年前 , 22F
行
03/28 00:05, 22F
→
03/28 00:15, 2年前 , 23F
好像有人用bridge方式縮小電容 但是還是要顧及你的線
03/28 00:15, 23F
→
03/28 00:15, 2年前 , 24F
性度
03/28 00:15, 24F
→
03/28 00:29, 2年前 , 25F
感覺你的圖右 是不錯的解法 缺點電容太大我有點不懂是
03/28 00:29, 25F
→
03/28 00:29, 2年前 , 26F
怎樣大
03/28 00:29, 26F
→
03/28 10:39, 2年前 , 27F
回b大 可能有點誤會，4 input 的比較器是用在flash a
03/28 10:39, 27F
→
03/28 10:39, 2年前 , 28F
dc裡的，因為是3bits的flash所以需要7個比較器，才會
03/28 10:39, 28F
→
03/28 10:39, 2年前 , 29F
擔心改成右圖架構的電路，電容值*7並聯在SAR的C-DAC
03/28 10:39, 29F
→
03/28 10:39, 2年前 , 30F
端，影響到線性度。
03/28 10:39, 30F
→
03/28 16:03, 2年前 , 31F
先做完一次3 b你後面用sar 兩段不同cmp 還是有offset
03/28 16:03, 31F
→
03/28 16:03, 2年前 , 32F
啊？
03/28 16:03, 32F
→
03/28 16:11, 2年前 , 33F
你做3+7 你的redun要怎麼差？通常是差銜接的 所以是9b
03/28 16:11, 33F
→
03/28 16:11, 2年前 , 34F
?
03/28 16:11, 34F
→
03/28 16:40, 2年前 , 35F
2013 yz Lin sub range sar 參考一下
03/28 16:40, 35F
→
03/28 21:17, 2年前 , 36F
好我再研究看看，感謝！！
03/28 21:17, 36F
‣ 更多 chesterhaha 的文章
文章代碼(AID): #1YG3shNo (Electronics)