[問題] VIH/VIL的定義?

看板Electronics作者 (孤.獨.一.痕)時間2年前 (2022/03/03 23:32), 編輯推噓7(7推 0噓 7→)
留言14則, 9人參與, 2年前最新討論串1/1
請教一下 最近看到一個數位電路的轉態電壓的規格描述如下 Minimal Input High-level : VIH(min.)=0.7*VDD Maximun Input Low-level : VIL(max.)=0.3*VDD 以VIH(min.)而言,這個規格是指 "輸入訊號在超過0.7*VDD以上才能轉High" 還是 "輸入訊號在低於0.7*VDD以前就必須轉High" 就VIL(max.)而言,規格的描述是指 "輸入訊號在低於0.3*VDD以下才能轉Low" 還是 "輸入訊號在高於0.3*VDD以前就必須轉Low" 網路上有查一些資料 不過看了還是有些灰薩薩 麻煩有相關經驗的先進不吝告知 謝謝~~ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.250.207.217 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1646321548.A.BD8.html
→
03/04 00:24, 2年前 , 1F
最低被承認為 logic high 的電壓為 0.7*VDD
03/04 00:24, 1F
→
03/04 00:25, 2年前 , 2F
最高被承認為 logic low 的電壓為 0.3*VDD
03/04 00:25, 2F
推
03/04 00:25, 2年前 , 3F
就是0.3~0.7那段 不知道算什麼訊號這樣
03/04 00:25, 3F
→
03/04 02:18, 2年前 , 4F
原PO的描述方式怪怪的，3F的說法比較精確
03/04 02:18, 4F
→
03/04 02:19, 2年前 , 5F
0.7以上判定為high，0.3以下判定為low，中間未定義
03/04 02:19, 5F
推
03/04 07:29, 2年前 , 6F
3樓+1
03/04 07:29, 6F
→
03/04 08:08, 2年前 , 7F
就CMOS的邏輯準位
03/04 08:08, 7F
→
03/04 09:06, 2年前 , 8F
這個定義好像沒有很一定是0.3 0.7
03/04 09:06, 8F
推
03/04 09:09, 2年前 , 9F
規格書保證>0.7與<0.3的行為,中間屬未定義的區間
03/04 09:09, 9F
推
03/04 17:48, 2年前 , 10F
那區間是遲滯 該區間狀態由上個狀態而訂 所以不會去定義
03/04 17:48, 10F
推
03/04 18:01, 2年前 , 11F
數字是多少看製程和設計而定，依該IC規格書為準
03/04 18:01, 11F
→
03/04 18:05, 2年前 , 12F
為了和其他 IC 相容，CMOS 準位大多設定成這樣沒錯
03/04 18:05, 12F
推
03/05 17:58, 2年前 , 13F
看過inv transfer curve斜率為-1的定義
03/05 17:58, 13F
推
03/05 23:20, 2年前 , 14F
每間製程廠的定義都不同，從90/10到70/30都有
03/05 23:20, 14F
‣ 更多 woko 的文章
文章代碼(AID): #1Y8D-ClO (Electronics)