[問題] PLL鎖定頻率範圍與VCO 頻率不同已刪文

看板Electronics作者 (bolu4ni)時間2年前 (2022/01/24 07:33), 編輯推噓0(0推 0噓 7→)
留言7則, 3人參與, 2年前最新討論串1/1
想請教小弟最近在模擬基本的整數型PLL時，在同個頻率下，PLL鎖定後Vctr的電壓都會低 於單獨模擬VCO的電壓，接成迴路明顯整體頻率往高頻移動。 舉例來說，單純模擬VCO時Vctr為0.9時輸出頻率為5G,但當接成迴路鎖定在5G時，其Vctr 節點電壓會鎖在0.8，想請教有可能是哪邊會影響到我VCO的tuning range嗎。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.221.90 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1642980783.A.810.html
→
01/24 10:13, 2年前 , 1F
fin 跟除頻關係？
01/24 10:13, 1F
→
01/24 10:14, 2年前 , 2F
vco 電流？
01/24 10:14, 2F
→
01/24 10:46, 2年前 , 3F
tuning range 解析度掃細一點，vco C loading 檢查一下
01/24 10:46, 3F
→
01/24 10:46, 2年前 , 4F
，open loop 跟close loop有無不同
01/24 10:46, 4F
→
01/24 20:41, 2年前 , 5F
檢查過後，好像是放reference信號，就算沒接在迴路，就會
01/24 20:41, 5F
→
01/24 20:41, 2年前 , 6F
往高頻偏，感覺好像是模擬自己算法的問題
01/24 20:41, 6F
→
01/25 07:55, 2年前 , 7F
嘗試改解析度或算法看看
01/25 07:55, 7F
‣ 更多 bolu620 的文章
文章代碼(AID): #1XxUMlWG (Electronics)