[問題] 比較器問題與power grid問題請教
各位前輩大家好
小弟現在想要設計兩個吃clk的動態比較器，
一個是輸入跟(vref+delta v)比較，另一個是輸入跟(vref-delta v)比較，
目前讀paper所學到的是可以
藉由改變比較器的input的mos尺寸來讓Vref產生offset，藉此等效獲得跟(vref+delta v)
和(vref-delta v)的方法，
但是這樣應該會因為PVT而有不同的offset,
想請教各位前輩這樣有其他的方法可以達到一樣的效果或是有什麼方法可以讓offset較為
固定嗎？
第二個問題是看到電源網路的paper中，
有好幾篇都是把整個power grid切成好幾塊，
中間用一個等效電阻來連接，
小弟的認知是power grid應該是很多條橫的和縱的matal連接成整片的，
想請問這樣是怎麼得知power grid各塊跟各塊中間的等效電阻呢？
這兩個問題，麻煩各位前輩可以幫小弟解惑，謝謝大家
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.123.110.208 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1620806513.A.AF2.html
→
05/12 17:36,
4年前
, 1F
05/12 17:36, 1F
→
05/12 22:02,
4年前
, 2F
05/12 22:02, 2F
→
05/12 22:13,
4年前
, 3F
05/12 22:13, 3F
推
05/13 14:03,
4年前
, 4F
05/13 14:03, 4F
→
05/13 16:41,
4年前
, 5F
05/13 16:41, 5F
推
05/14 12:08,
4年前
, 6F
05/14 12:08, 6F
→
05/14 12:08,
4年前
, 7F
05/14 12:08, 7F