[問題] IC ESD CDM 放電路徑

看板Electronics作者 (ioeve)時間3年前 (2020/09/27 11:28), 編輯推噓3(3推 0噓 4→)
留言7則, 4人參與, 3年前最新討論串1/1
看了一些文章，在input gate端， 會加上兩顆diode當作CDM ESD的保護電路。 Diode 1: VSS到IO的diode Diode 2: IO到VDD的diode (有時只有Diode1，沒有加Diode 2這顆) 當打正電荷的CDM時，substrate的正電荷會走diode 1 (forward bias)放掉， 那當打負電荷時，substrate的負電荷放電路徑為何? 謝謝。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.137.175.72 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1601177310.A.422.html
推
09/27 23:03, 3年前 , 1F
沒有diode2的話, 會走其他的ESD protect device。圖不一定會
09/27 23:03, 1F
→
09/27 23:04, 3年前 , 2F
畫出來
09/27 23:04, 2F
→
09/28 15:35, 3年前 , 3F
是走power clamp嗎？ 這樣路徑感覺很長
09/28 15:35, 3F
推
09/30 13:33, 3年前 , 4F
沒錯 往上走diode再走clamping cell
09/30 13:33, 4F
推
09/30 23:07, 3年前 , 5F
看二極體方向，正電流入Vcc
09/30 23:07, 5F
→
09/30 23:07, 3年前 , 6F
負電則從GND流回靜電槍
09/30 23:07, 6F
→
10/01 22:13, 3年前 , 7F
我想問的是CDM
10/01 22:13, 7F
‣ 更多 ioeve 的文章
文章代碼(AID): #1VS0RUGY (Electronics)