[請益] 關於switched-capacitor integrator設計

看板Electronics作者 (jam)時間4年前 (2020/05/14 13:48), 編輯推噓2(2推 0噓 16→)
留言18則, 4人參與, 4年前最新討論串1/1
想請教各位強者大大 我的問題何在 目前花了兩天debug 沒有甚麼頭緒 目前嘗試讀一篇paper的convential integrator電路 其實我的目的是要了解 charge compensation 問題 但目前離問題的探討 還是有點遙遠 由於還是初學者 想去了解 如果把ideal OPA 或是把 ideal SW分別取代成 自己設計的OPA 以及SW如下表所示 | Ideal module | non-ideal module#1 | non-ideal module#2 OPA | Ideal OPA | non-ideal OPA | ideal OPA SW | Ideal SW | ideal OPA | non-deal SW Result| Reference waveform | input/output訊號受影響 | input/output訊號受影響 但遇到了問題 目前無法排除 不知道能否給點方向 我是哪裡做錯 在Modeul#1, 我有變更 ideal OPA 為自行設計的OPA+CMFB >>> 這告訴我 問題應該是在我的non-ideal OPA 1. ideal OPA : gain 120dB vs. non-ideal OPA (with CMFB) : 58.707dB 1a. 之前已嘗試移出CMFB 問題還是存在且OPA gain只有55 dBInput signal 1b. 看到現象為 VINP / VINP (為ideal OPA input signals 直接進入OPA端) 與 VIN+ VIN-(為non-ideal OPA input signals 直接進入OPA端)完全不一樣 https://imgur.com/hByDXm5
以下是IDEAL OPA https://imgur.com/uNtzBhZ
https://imgur.com/YB2AKWH
這是non-ideal OPA https://imgur.com/mZtxhIv
https://imgur.com/kOAAAXU
https://imgur.com/B1pCO7g
這是IDEAL module schematic and waveform https://imgur.com/pHUlRPL
https://imgur.com/sWqqUWX
https://imgur.com/Xhk1rWb
如果再Module#2, 我該注意甚麼呢?? Setting 如下: Supply Vol: 1.5 Vol input signal pair : Vin_plus : amp:25mV / Offset : 0.75 V at 1.5625Mhz Vin_minus : amp:-25mV / offset :0.75 V at 1.5625Mhz Fs = 50 MHz (20ns) , Fin is 1.5625Mhz , OSR = 32 Phi1 / phi2 @ 50Mhz. 也確定 non-overlapping. -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 73.25.202.102 (美國) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1589435319.A.D38.html
推
05/14 14:59, 4年前 , 1F
你的ideal OPA gm=1k?
05/14 14:59, 1F
→
05/14 14:59, 4年前 , 2F
你應該去做一個ideal OPA跟你的real OPA參數是一樣的
05/14 14:59, 2F
→
05/14 14:59, 4年前 , 3F
這樣你才會知道問題在哪裡
05/14 14:59, 3F
→
05/14 15:00, 4年前 , 4F
你把real OPA的gm跟Rout弄成ideal OPA就能知道為什麼了
05/14 15:00, 4F
→
05/14 15:00, 4年前 , 5F
從waveform看起來有點像是你OPA的頻寬根本不夠力
05/14 15:00, 5F
→
05/14 15:20, 4年前 , 6F
這樣我應該接gain boosting 試試 至少先把我的BW拉大對吧
05/14 15:20, 6F
→
05/14 16:04, 4年前 , 7F
不對，你應該先把ideal OPA的參數設對
05/14 16:04, 7F
→
05/14 16:04, 4年前 , 8F
否則你只是spice monkey而已
05/14 16:04, 8F
→
05/14 18:26, 4年前 , 9F
你的ideal未免也太ideal
05/14 18:26, 9F
→
05/17 15:51, 4年前 , 10F
我剛完成了 real 跟ideal的OPA 設計 都設計在90dB
05/17 15:51, 10F
→
05/17 15:54, 4年前 , 11F
Real的BW 是100Mhz 我的clock freq(取樣頻率）50Mhz ...這
05/17 15:54, 11F
→
05/17 15:54, 4年前 , 12F
樣應該是夠的 即時我的ideal BW是無限大
05/17 15:54, 12F
→
05/17 15:54, 4年前 , 13F
衍生出的問題ㄧ 我要如何設計出客製化的BW給 idealOPA
05/17 15:54, 13F
推
05/21 06:29, 4年前 , 14F
你可以先看一下Berkeley or Stanford 怎麼model SC integ
05/21 06:29, 14F
→
05/21 06:29, 4年前 , 15F
rator with no ideal op, 才知道基本的spec.怎麼開的,
05/21 06:29, 15F
→
05/21 06:29, 4年前 , 16F
或者你自己分析在做之前把waveform跟linear model推出
05/21 06:29, 16F
→
05/21 06:29, 4年前 , 17F
來分析也行 lol, 反正沒考慮非線性的tone折回來, 這個推
05/21 06:29, 17F
→
05/21 06:29, 4年前 , 18F
導是很好的訓練lol, 而bw怎麼設計就翻書吧~
05/21 06:29, 18F
‣ 更多 mitedu 的文章
文章代碼(AID): #1UlDktqu (Electronics)