[問題] verilog 語法

看板Electronics作者 (sam77359)時間4年前 (2020/03/25 15:47), 編輯推噓1(1推 0噓 3→)
留言4則, 3人參與, 4年前最新討論串1/1
各位版上大大好 小弟最近在學verilog 可是宣告矩陣那邊會有錯誤 想請各位大大開導一下... https://i.imgur.com/tMO9W5g.jpg
-- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.185.39 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1585122424.A.8F3.html
→
03/25 17:42, 4年前 , 1F
這不是c，給值不能這樣給。
03/25 17:42, 1F
→
03/25 19:21, 4年前 , 2F
好的，謝謝，已經解決了。
03/25 19:21, 2F
推
03/25 19:21, 4年前 , 3F
要用assign吧
03/25 19:21, 3F
→
03/25 23:51, 4年前 , 4F
對，用assign就能compile了，謝謝大大
03/25 23:51, 4F
‣ 更多 sam77359 的文章
文章代碼(AID): #1UUmnuZp (Electronics)