[問題] Verilog實作LC64 Processor已刪文
大家好
本身不是念EE
但遇到project要實作LC64 processor
已經困住2個禮拜不知道哪裡有問題
老師說不幫忙debug
只好來向板上的高手求教
Assembly:
期望lw 完畢後cmp若相同則跳到start處
https://i.imgur.com/rSXy5vD.png
Display出來卻只有reg2:
https://i.imgur.com/DeOeKMv.png
這就算了, 居然ja
https://i.imgur.com/14e6Rgn.png
上網比對別人寫過的, 也查不出有什麼問題
懇求高手看穿真相給予一點提示
感謝萬分
code很長, 放在這邊:
https://github.com/maysa92/LC64-MIPS/tree/master/cmp.ja
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 76.73.241.96 (美國)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1584994268.A.47B.html