[問題] settling error不合理論

看板Electronics作者 (numtow)時間4年前 (2020/01/15 01:29), 4年前編輯推噓0(0推 0噓 0→)
留言0則, 0人參與, 最新討論串1/1
小弟最近在做fully differential opa 用得是folded cascode two stage架構 有加CMFB HSPICE模擬後 目前的DC Gain有90dB以上 GBW 大約200MHz , PM 60度 但使用切換電容回授後（bets=1/3) settling error卻高達10%以上，覺得和理論差得太遠 不知道各位大大是否有人遇過類似問題，或是覺得可能的原因 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.12.49.120 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1579022961.A.1B0.html ※ 編輯: ganumtow (101.12.49.120 臺灣), 01/15/2020 01:29:48
‣ 更多 ganumtow 的文章
文章代碼(AID): #1U7Vfn6m (Electronics)