Re: [問題] LDO搭配OCP產生的震盪已刪文
謝謝板友的幫忙
後來發現是OCP從切換點到LDO Iq的Phase Margin不夠 補償以後即可正常運作
不過以下面方式測量OCP loop的Phase Margin時候 在output所掛的抽載電阻變成OCP切換
點所掛的十分之一(即抽載變成切換點十倍)PM會降到十度甚至更低
https://i.imgur.com/M2ayMKr.png
(抽載在切換點時)
https://i.imgur.com/p868GKu.png
(抽載在切換點十倍時)
經測試結果發現是LDO driver輸入(即LDO OP output)以及Power MOSFET的gate端的pole
往內移動導致
但感到困惑的是在抽十倍電流時 VOCP會讓所接的NMOS全開使得rout變小 不是應該讓LDO
driver該點的pole往外跑嗎?
而Power MOSFET同樣因為抽載電阻變小,使得Power MOSFET放大倍率變小 應該也是讓pol
e往外跑吧?
這樣是否還有沒有分析到的地方呢?再次先謝謝各位了!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.136.204.83 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1570024553.A.946.html
※ 編輯: dinex (114.136.204.83 臺灣), 10/02/2019 21:57:06
推
10/04 22:43,
4年前
, 1F
10/04 22:43, 1F
→
10/04 22:43,
4年前
, 2F
10/04 22:43, 2F
→
10/04 22:43,
4年前
, 3F
10/04 22:43, 3F
推
10/06 16:04,
4年前
, 4F
10/06 16:04, 4F
→
10/06 16:04,
4年前
, 5F
10/06 16:04, 5F