[問題] Vth 負電壓值越高越不容易導通？

看板Electronics作者 (chisheng)時間4年前 (2019/08/27 23:54), 編輯推噓2(2推 0噓 1→)
留言3則, 3人參與, 4年前最新討論串1/1
類似的額外電子載體的形成歸因於電子的捐贈 - 稱為“供體效應”(學吸附的H2O分子到Z nO等氧化物的表面.14-16這是合理的假設由H2O分子誘導的額外電子可以形成具有高電子 濃度的背溝道層，導致更高的負電壓，更低的Vth ，從而耗盡溝道層。) 所以一般mos fet Vth是接近零越理想？ Vth如果是負電壓，負值如果太高是不是更難導通呢？ 感謝大家 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.139.125.230 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1566921279.A.F4D.html
推
08/30 00:35, 4年前 , 1F
如果NMOS的VTH是負的，負越多更容易導通阿
08/30 00:35, 1F
推
09/03 21:23, 4年前 , 2F
Vt是大小是看應用而定，不是越小越好
09/03 21:23, 2F
→
09/06 08:39, 4年前 , 3F
Vt越低 漏電越大但可以達到high speed 看應用取捨
09/06 08:39, 3F
‣ 更多 chishen1214 的文章
文章代碼(AID): #1TPL8_zD (Electronics)