[問題]cycle已刪文
想請問有在寫數位電路的人
是否有時候寫電路模擬時 常常少讀一筆data 或多寫一筆
簡單來說就是 時間點會少一或多一個cycle.
有怎樣的寫法比較能容易改善這種問題嗎？
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.15.129.19 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1564917405.A.370.html
※ 編輯: eamansf96xs (101.15.129.19 臺灣), 08/04/2019 19:17:18