[問題] PCIe走線對地電容解Jitter問題

看板Electronics作者 (涵 & 茹的拔)時間6年前 (2019/07/13 17:18), 編輯推噓0(0推 0噓 5→)
留言5則, 2人參與, 6年前最新討論串1/1
各位假日好，小弟有一問題請教，小弟有一Gateway產品，在CPU跟WIFI晶片中間是靠一對 PCIe gen2的走線去連接，走線上是有用0.1uf電容串連到線上隔直流，後來在測PCIe測眼 圖的項目時，結果為Jitter過大造成眼圖在時間軸的部份fail, 於是有前輩建議在pcietx trace的TX+跟TX-各加了一顆9pf電容下地，就將jitter問題解掉了，但前輩也不知道為 什麼，只說經驗遇過，小弟想問的是，加這個9pf下地的電容solution是改變了整個線的 阻抗或者是將pcie高速訊號的雜訊靠此電容導到地去降jitter的嗎?…若麻煩有大大知道 煩請分享給小弟，感謝:) -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.113.30 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1563009528.A.305.html
→
07/14 10:17, 6年前 , 1F
感覺是加大了TX傳送訊號的 slew rate, 降低對TX的power
07/14 10:17, 1F
→
07/14 10:17, 6年前 , 2F
noise, 然後就改善了TX data jitter
07/14 10:17, 2F
→
07/14 10:18, 6年前 , 3F
slew rate 大，代表瞬間電流大
07/14 10:18, 3F
→
07/14 10:20, 6年前 , 4F
最上面寫錯，是加電容減少 slew rate
07/14 10:20, 4F
→
11/28 22:34, 6年前 , 5F
感覺是增加低頻衰減,高頻低頻衰減平均些
11/28 22:34, 5F
‣ 更多 japanner 的文章
文章代碼(AID): #1TAQ7uC5 (Electronics)