[問題] slave ip

看板Electronics作者 (草爺)時間6年前 (2019/07/12 00:33), 6年前編輯推噓1(1推 0噓 10→)
留言11則, 2人參與, 6年前最新討論串1/1
想請問個問題 bus clk 如果跟 ip內部運算模組 clk不同 假設符合axi介面的slave ip 我可以在這 slave ip外加額外的clk當pin腳嗎？ 如果敘述有問題還煩請糾正 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.12.213.81 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1562862817.A.8DB.html
→
07/12 00:34, 6年前 , 1F
聽到是bus clk 等於 ip clk 僅有ˋ這樣設計
07/12 00:34, 1F
→
07/12 08:20, 6年前 , 2F
因為多一根clk_ip很奇怪
07/12 08:20, 2F
推
07/12 12:24, 6年前 , 3F
在bus和slv間加上async bridge 然後slv和運算ip直接
07/12 12:24, 3F
→
07/12 12:24, 6年前 , 4F
走sync
07/12 12:24, 4F
→
07/12 15:42, 6年前 , 5F
kyo 意思是 一樣會有個 clkip. pin?
07/12 15:42, 5F
→
, , 6F
我是走asic 不是走fpga.
※ 編輯: eamansf96xs (101.12.213.81 臺灣), 07/12/2019 18:19:13
→
07/12 18:23, 6年前 , 7F
應該說不我想問的是 bus clk 跟接在他上面的slave ip
07/12 18:23, 7F
→
07/12 18:23, 6年前 , 8F
頻率會不一樣嗎？ 不一樣該怎麼處理
07/12 18:23, 8F
→
07/12 18:28, 6年前 , 9F
是不是就和我說的 slave IP腳位除了bus腳位 還額外
07/12 18:28, 9F
→
07/12 18:28, 6年前 , 10F
多出 clk_ip pin出來
07/12 18:28, 10F
問題太easy 沒人想回答嗎@@ ※ 編輯: eamansf96xs (101.12.213.81 臺灣), 07/13/2019 11:22:25
→
07/15 20:56, 6年前 , 11F
已解決
07/15 20:56, 11F
‣ 更多 eamansf96xs 的文章
文章代碼(AID): #1T9sJXZR (Electronics)