[問題] 電壓放大器(串並)的閉回路輸出阻抗

看板Electronics作者時間5年前 (2019/04/12 02:55), 編輯推噓1(1推 0噓 5→)
留言6則, 3人參與, 5年前最新討論串1/1
大家好 如圖 https://imgur.com/5Bk74mg.jpg
請問我畫紅線的地方 為什麼分析輸出阻抗時 可以將左邊的vi視為0呢？(圖中已經將vi短路) 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 61.230.203.118 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1555008941.A.2AE.html
→
04/12 10:29, 5年前 , 1F
求輸出阻抗的定義是先關輸入電源才去求輸出阻抗
04/12 10:29, 1F
→
04/12 11:03, 5年前 , 2F
請問是因為理想電壓源(vi)內阻=0嗎？
04/12 11:03, 2F
→
04/12 11:09, 5年前 , 3F
沒錯
04/12 11:09, 3F
→
04/16 23:53, 5年前 , 4F
不是因為理想電壓源電阻為0吧，應該是因為輸出阻抗就
04/16 23:53, 4F
→
04/16 23:53, 5年前 , 5F
是這樣定義的，可以去看陳振芳電子學(一) Lec02
04/16 23:53, 5F
推
04/17 13:43, 5年前 , 6F
是因為要關電源但理想電壓源內阻為零所以直接短路
04/17 13:43, 6F
‣ 更多 yiting428 的文章
文章代碼(AID): #1ShusjAk (Electronics)