[問題] Vivado 的Serial問題

看板Electronics作者時間6年前 (2019/03/10 08:09), 編輯推噓3(3推 0噓 7→)
留言10則, 6人參與, 6年前最新討論串1/1
嗨大家好 我正在做一個FPGA的小專題 目前的作法是，先在python計算產生資料後（196*196的矩陣） 再貼到verilog電路裡面實現剩下的部份 但是矩陣實在太大板子跑不動（板子是Basys3） 所以想說是不是可以在Python計算完後，將矩陣每行分別傳入板子 板子將結果傳回電腦，再接受下一行的196 bits資料 這樣板子裡需要暫存的空間只要196 bits 我上網查了python 和basys3的Serial作法 但都看不是很明白QQQQ 只有查到Python->終端機，或FPGA->終端機的作法 沒看到合在一起的 本來以為可以這樣：python <---> 終端機 <---> FPGA 但這樣似乎會堵車 請問有人做過類似的事情，或有什麼建議嗎 感謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 96.72.53.41 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1552176577.A.2AB.html
→
03/10 21:48, 6年前 , 1F
每個array cell是幾個bits?
03/10 21:48, 1F
→
03/11 01:33, 6年前 , 2F
每次傳輸是196 bits
03/11 01:33, 2F
推
03/11 08:00, 6年前 , 3F
用一個FIFO緩衝看看
03/11 08:00, 3F
→
03/11 09:20, 6年前 , 4F
XC7A35T的ram有1.8mb,你才用40kb,應該夠用才對
03/11 09:20, 4F
推
03/11 23:40, 6年前 , 5F
好奇問個，你在玩pynq嗎
03/11 23:40, 5F
→
03/12 02:34, 6年前 , 6F
沒有QQ滿想試試pynq的，的學長說先用手上的辦在試試
03/12 02:34, 6F
→
03/12 02:34, 6年前 , 7F
*板子
03/12 02:34, 7F
推
03/12 21:28, 6年前 , 8F
應該是夠吧！你需要的是一個Buffer來Hold值
03/12 21:28, 8F
→
03/12 21:30, 6年前 , 9F
另外，我用過PYNQ；不過做好要把ZYNQ弄到很熟，不然PYNQ
03/12 21:30, 9F
→
03/12 21:30, 6年前 , 10F
其實沒簡單到哪去～xD
03/12 21:30, 10F
‣ 更多 chinsun 的文章
文章代碼(AID): #1SX5N1Ah (Electronics)