[問題] dc compiler mapping cell有誤？

看板Electronics作者 (paulma)時間7年前 (2018/10/29 16:45), 編輯推噓1(1推 0噓 2→)
留言3則, 3人參與, 7年前最新討論串1/1
大家好 小弟我最近正在學習DC Compiler 我目前需要使用到tsmc .18製程中ADDFHX4這個cell 我首先寫了一個簡單的verilog.去測試，順便看一下一個cell的面積、power https://i.imgur.com/XhDZk3N.jpg
然後我寫了一個tcl去跑 出來的結果面積是76.5072，速度是0.33ns 但我實際去對CIC給的cell library後，發現這個cell的面積應該是116.424 ，速度不應 該這麼慢才對 於是我用面積去對應一下，發現可能對應到ADDFX4這個cell .我想請問有沒有人遇過這個問題，或是有什麼方式可以解決？ 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.247.13.210 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1540802711.A.8D0.html
推
10/29 17:30, 7年前 , 1F
把優化關掉，或設donttouch
10/29 17:30, 1F
→
10/29 21:12, 7年前 , 2F
感恩 我寫了 set_dont_touch [get_cells] 就解決了
10/29 21:12, 2F
→
10/30 22:10, 7年前 , 3F
製程的東西 數字直接寫出來沒問題嗎@@？
10/30 22:10, 3F
‣ 更多 paul09253336 的文章
文章代碼(AID): #1RriYNZG (Electronics)