[請益] opa大信號輸出問題請益

看板Electronics作者時間5年前 (2018/08/10 11:24), 5年前編輯推噓2(2推 0噓 4→)
留言6則, 4人參與, 5年前最新討論串1/1
各位好 最近專題碰到一點問題，想上來請教各位大大 小弟利用cadence tsmc0.18um的製程，設計一個two-stage CMOS op 要量測大信號輸出信號時，碰到falling的時候，會有反彈的情況 想請問各位大大，能夠怎麼改善呢? 圖如下 1.diagram https://imgur.com/CjPs7fR.jpg
2.大信號 https://imgur.com/AypygLs.jpg
3.falling https://imgur.com/UwTpM0S.jpg
謝謝各位。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 122.121.107.99 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1533871444.A.848.html
→
08/10 12:46, 5年前 , 1F
那不是反彈，那是你的op開始正常運作
08/10 12:46, 1F
恩恩，但是想要讓信號能夠平滑一點，不知道可以怎麼做呢?謝謝
推
08/10 15:20, 5年前 , 2F
看看 m2 gate 電壓， 輸入級電壓的情況
08/10 15:20, 2F
請問是要做比較的用途嗎? 謝謝
→
08/10 15:30, 5年前 , 3F
No feedback in your schematic?
08/10 15:30, 3F
這個圖是大概表示的，我實際在模擬的時候，有負回授。謝謝 ※ 編輯: iorl60405 (122.121.107.99), 08/10/2018 22:02:00
→
08/10 23:59, 5年前 , 4F
我的意思是你的op 大概1v以上就不太能動了
08/10 23:59, 4F
→
08/11 00:01, 5年前 , 5F
input pmos會關掉，要rail to rail你要換design
08/11 00:01, 5F
推
08/11 12:35, 5年前 , 6F
不要接成非反相，接成反相，Output改Push/Pull
08/11 12:35, 6F
‣ 更多 iorl60405 的文章
文章代碼(AID): #1RRGLKX8 (Electronics)