[問題] 記憶體元件Tox可靠度問題

看板Electronics作者 (平)時間6年前 (2018/05/27 00:04), 6年前編輯推噓3(3推 0噓 11→)
留言14則, 3人參與, 6年前最新討論串1/1
各位前輩好，小弟目前在半導體廠做記憶體相關的可靠度工作 有幾個小小跟記憶體操作的相關問題想跟大家請教 從寫入的觀點 FN 跟 Hot carrier (SSI or convetional channel) 主要差別是跨在Tox上的壓差大小(FN>HC) 跟 efficiency的差異 假設 同樣元件 同樣ERS方式 一樣的PV (PGM verify) (控制electron 進入FG的量) 用兩種不同的寫入方式做多次的cycling 直覺上會覺得FN對Tox的damage會遠大於HC 原因是因為單純看能帶圖覺得HC能量夠大所以可以跨過3.1eV barrier進入FG 但是總覺能帶圖只是圖示，不管什麼寫入方法電子還是必須穿過Tox到FG才是... 想跟前輩請教這是不是有什麼盲點? 第二個問題是，在長時間P/E cycling完後，大家總是會說電子會trap在Tox上 導致VT變高 P/E window closure 但是我想問是什麼trap 導致electron被trap? (interface/ oxide / fixed oxide trap?) 最後一個問題是因為工作的關係會做HTOL(higt temp. operationg life time) 或者 high temp. retention 但總覺得好像都沒有一個很好的model可以完全去解釋data lose的機制... 還是真的就是看量測的數據(電壓or溫度 dominate) 在去推model 小弟工作的部門其實很少電子固態組出身的 而且大家好像也都忙到沒時間去想這些問題 謝謝前輩可以看完小弟的問題 希望能得到大家的指點 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.26.201.151 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1527350692.A.7DB.html
推
05/27 03:00, 6年前 , 1F
Q1.HCI比FN更會damage oxide是因為多了drain->source電場
05/27 03:00, 1F
→
05/27 03:00, 6年前 , 2F
加速成為"hot carrier"，之後受到Gate端垂直電場吸引上去
05/27 03:00, 2F
→
05/27 03:01, 6年前 , 3F
可以讀一下lucky electron論文。就是因為多了這個關係，對
05/27 03:01, 3F
→
05/27 03:02, 6年前 , 4F
oxide才是最傷。不然它可以改稱叫"Cold" carrier injection
05/27 03:02, 4F
但是HCI是靠chnnel加速 讓電子有有機會可以被gate吸上去 水平能量夠大增加機會跳過能障到FG 為什麼反而會比較容易產生damage? ( 還是說對oxide比較傷的原因 是電子在channel移動時很像在磨Tox?! ) 因為我一直以為FN的情況反而很多時候電子可能會被卡在Tox裡面 所以才會下damage 程度 FN > HCI
→
05/27 03:03, 6年前 , 5F
Q2.記得在半導體物理與固態物理教科書有討論4種trap~建議你
05/27 03:03, 5F
→
05/27 03:04, 6年前 , 6F
可以去翻一下，flash memory的聖經教科書有一個章節有提到。
05/27 03:04, 6F
推
05/27 03:07, 6年前 , 7F
Q3.前年有去上過memory reliability的課，好像有提到...
05/27 03:07, 7F
→
05/27 03:08, 6年前 , 8F
找到講義再跟你說 XD
05/27 03:08, 8F
Q2 我之前翻過上課的講義 分四種 1.interface-trap charge 2.fix oxide charge 3.oxide-trap charge 4.mobile ionic charge 原本我自己的想法是因為在多次cycling 完後 Gm (Swing) 會倒掉 上面四項跟swing比較有關係的是 interface-trap 但是又覺得真的只是單純interface (like dangling bond)的問題嗎 想說cycling的過程中一定會導致新的defect or trap (搞不懂是產生出甚麼東西...) 最後worse case就是導致SILC情況 flash memory bible 是那本綠皮書嗎?! ( Cappelletti ?) 我再去找找 Q3 再麻煩大前輩如果有找到講義在跟小弟分享QQ
推
05/27 10:52, 6年前 , 9F
Q2以課本公式算一下就會知道，要非常多的缺陷產生才
05/27 10:52, 9F
→
05/27 10:52, 6年前 , 10F
會造成明顯的Vt漂移，更多時候其實是電子被Intrude
05/27 10:52, 10F
→
05/27 10:52, 6年前 , 11F
捕捉洗不出來，依照不同結構會更明顯，尤其是3D結構
05/27 10:52, 11F
→
05/27 10:53, 6年前 , 12F
*Nitride
05/27 10:53, 12F
※ 編輯: enix09 (1.160.151.133), 05/27/2018 23:43:54
→
05/28 23:17, 6年前 , 13F
FN是把能障拉薄，使電子穿隧的機率增加
05/28 23:17, 13F
→
05/28 23:17, 6年前 , 14F
電子本身沒有被加速
05/28 23:17, 14F
‣ 更多 enix09 的文章
文章代碼(AID): #1R2OMaVR (Electronics)