[問題] N-MOSFET Gate與Vds的關係

看板Electronics作者 (認 同 請 按 2 )時間8年前 (2018/01/04 22:13), 8年前編輯推噓2(2推 0噓 3→)
留言5則, 2人參與, 8年前最新討論串1/1
今天上課（動差）的時候教授說 當Vg上升時Vds會下降 所以共模(common mode)Vcm有範圍 但我很好奇是怎麼運作的 假設Vd是固定,當Vg增加是如何影響Vds呢 求解謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 110.50.138.99 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1515075231.A.0C9.html
推
01/05 01:44, 8年前 , 1F
Vg上升 通道載子數量上升
01/05 01:44, 1F
→
01/05 01:44, 8年前 , 2F
就變成一個很好的導體
01/05 01:44, 2F
→
01/05 01:44, 8年前 , 3F
當然他的端電壓就會下降
01/05 01:44, 3F
→
01/05 01:44, 8年前 , 4F
我是這樣思考的
01/05 01:44, 4F
是否可以算成Vds=Vdg+Vgs? Vds=Vd-Vg+Vg-Vs ※ 編輯: kingfsg7326 (110.50.138.99), 01/05/2018 11:46:23
推
01/05 13:11, 8年前 , 5F
那是因為diff pair在source端限流，gs被固定
01/05 13:11, 5F
‣ 更多 kingfsg7326 的文章
文章代碼(AID): #1QJZQV39 (Electronics)