[問題] channel length 在同一製成可以不同?

看板Electronics作者 (我看見的世界)時間8年前 (2017/06/28 22:22), 編輯推噓4(4推 0噓 15→)
留言19則, 7人參與, 最新討論串1/1
之前看 standard cell libary , 看到 cell 可以有不同的 channel length , 所以我們定義的 28 nm 製成 只是定義他的 最小 channel lenght 也就是 poly 的 長度，但每個cell 可以比這值還要大，對嗎 謝謝 -- posted from bbs reader hybrid on my asus ASUS_T00J -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.142.105.136 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1498659727.A.B29.html
→
06/29 00:39, , 1F
你怎麼不跑跑看就知道
06/29 00:39, 1F
→
06/29 00:39, , 2F
在這問會比較快嗎...
06/29 00:39, 2F
推
06/29 02:13, , 3F
Y
06/29 02:13, 3F
推
06/29 08:42, , 4F
是的
06/29 08:42, 4F
推
06/29 08:55, , 5F
說是poly的長度也怪怪的
06/29 08:55, 5F
→
06/29 10:12, , 6F
因為我是寫rtl, 不是做類比，所以沒辦法看到後段的layo
06/29 10:12, 6F
→
06/29 10:12, , 7F
ut
06/29 10:12, 7F
→
06/29 10:14, , 8F
因為他是說 L, 的確是 length的說法，說寬用中文翻譯好
06/29 10:14, 8F
→
06/29 10:14, , 9F
像不太合適
06/29 10:14, 9F
推
06/29 13:20, , 10F
有些數位電路也不見得都是用最小的L去做啦... 不過L是可
06/29 13:20, 10F
→
06/29 13:20, , 11F
以調整的沒錯, 不管是建standard cell library或者其它
06/29 13:20, 11F
→
06/29 13:21, , 12F
電路如SRAM或類比電路都是designer可設計的參數..
06/29 13:21, 12F
→
06/29 18:18, , 13F
不用最小的L, 除了考量漏電，還有其他的原因嗎，感覺越
06/29 18:18, 13F
→
06/29 18:18, , 14F
小越好阿
06/29 18:18, 14F
→
06/29 18:19, , 15F
順便請教 track 可以不同嗎，同一顆ic
06/29 18:19, 15F
→
06/30 23:41, , 16F
如果想做delay cell也可以調L
06/30 23:41, 16F
→
06/30 23:43, , 17F
或者需要調教INV的transition voltage
06/30 23:43, 17F
→
06/30 23:43, , 18F
但這兩個都不太是純數位電路用途就是了
06/30 23:43, 18F
→
07/01 00:38, , 19F
推
07/01 00:38, 19F
‣ 更多 letitgo02 的文章
文章代碼(AID): #1PKxkFif (Electronics)