[問題] 半導體的isolation
在半導體製程中都有隔離製程(isolation)
目的是阻絕兩個元件因漏電流導通，或是隔絕電流，讓電流不要流到不想要的地方
但不同的device似乎用的隔離方式不同：
1.運用在IC CMOS中，在NMOS與PMOS中間，挖個洞填入Oxide就好
ꀠ網路上查是他可以阻斷形成CMOS中的寄生BJT，防止latchup
ꀠ但實際上的作用沒寫很清楚。
2.運用在Horozontal / Vertivcal PowerMOS中，挖個洞填入n-poly或p-poly
ꂠ
ꀠ或是挖個洞填入oxide，也有人先填Oxide在填入poly變MOS隔離
3.運用在CCD/CMOS中，同2的形成法
4.運用在Biopolar中，使用擴散井(well)隔離兩元件，及使用埋藏層(n-buried)隔離漏電
想請問這四種Isolation分別是運用哪種原理，使其結構具有Insulator功效
還是有哪本書有寫
謝謝!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 39.8.163.166
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1492500270.A.77A.html
→
04/18 22:46, , 1F
04/18 22:46, 1F
→
04/21 03:26, , 2F
04/21 03:26, 2F