[問題] SRAM hspice simulation
各位板友好
我目前使用一個compiler產生的sram spice model
想要經由hspice去模擬sram的standby current是否與datasheet內相同
我直接將sram接上vdd gnd 而input則是讓cen維持在low output都是reset到0
結果量測出來的電流値只有TT corner下會有些小誤差
在SS和FF下則是完全與datasheet的數值不同，甚至差到1個order
想請問有沒有板友知道是不是我在進行模擬時有哪個部分沒有注意到
P.S 模擬sram時使用到原本mosfet的製程之外，sram cell本身則是有另外獨立的製程檔
sram cell的製程檔內也有記載分別在SS TT FF下一個cell應該有的standby current
如果使用這個數值去乘上sram的size也是只有TT會比較符合模擬結果，其他兩個corner依
然有很大的差異
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.134.38.56
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1482735637.A.A94.html
→
12/30 20:50, , 1F
12/30 20:50, 1F