[問題] D35 layout疑問
大家好
這次想問的問題是D35 Layout畫法的問題
我現在在畫一塊小電路的Layout
然後NMOS的Bulk不是通常都會接GND 但是我有一顆是設計Source跟Bulk接再一起
但我畫不管怎樣我LVS都會說我這顆的Bulk接到GND去了
我有上網查怎麼畫和看Design Rule都沒說 (還是我沒看到
因為底層環境是是PSUB 所以為是只要包層PWELL就會對 結果還是錯
今天我發現有個PSUB2的材質
我用PSUB2材質把這顆電晶體和Guard Ring當做Bulk電位包再一起 LVS就過了
但我想問的是用PSUB2包起來的MOS是當作一個獨立的PSUB包起來 還是其他意思?
雖然LVS過了 我想問這樣的畫法是正確的嗎?
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.45.161.197
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1480500828.A.79A.html
推
11/30 18:44, , 1F
11/30 18:44, 1F
→
11/30 18:45, , 2F
11/30 18:45, 2F
→
11/30 19:10, , 3F
11/30 19:10, 3F
→
11/30 19:20, , 4F
11/30 19:20, 4F
→
11/30 19:24, , 5F
11/30 19:24, 5F
推
11/30 20:39, , 6F
11/30 20:39, 6F
推
11/30 20:43, , 7F
11/30 20:43, 7F
→
11/30 21:12, , 8F
11/30 21:12, 8F
→
11/30 21:12, , 9F
11/30 21:12, 9F
推
12/01 06:51, , 10F
12/01 06:51, 10F
推
12/01 11:12, , 11F
12/01 11:12, 11F
→
12/01 11:12, , 12F
12/01 11:12, 12F
推
12/01 11:14, , 13F
12/01 11:14, 13F
→
12/01 11:16, , 14F
12/01 11:16, 14F
→
12/02 02:36, , 15F
12/02 02:36, 15F
→
12/02 13:21, , 16F
12/02 13:21, 16F
推
12/03 00:10, , 17F
12/03 00:10, 17F
→
12/03 00:13, , 18F
12/03 00:13, 18F
→
12/03 00:13, , 19F
12/03 00:13, 19F
→
12/03 00:24, , 20F
12/03 00:24, 20F
→
09/20 14:30, , 21F
09/20 14:30, 21F