[問題] CMOS inverter 運作原理請益消失

看板Electronics作者時間7年前 (2016/10/30 18:27), 編輯推噓4(4推 0噓 9→)
留言13則, 7人參與, 最新討論串1/1
嗨 各位版上的大大們大家好 小弟這學期有修VLSI 但是對於CMOS inverter的運作一直有些疑問 因此想要來請教版上的各位大大 還請大家不吝賜教 好的 底下進入正題 既然主題是CMOS inverter 我先在這邊附上一張CMOS inverter的電路圖: http://imgur.com/a/JqJ2O 那這邊假設VSS就是ground 假設今天input是0 上面那顆PMOS 因為Vsg比Vt大 因此會導通 但我想問的是 此時PMOS會落在哪個工作區啊? 究竟是saturation還是triode? (我查到的資料是說會落在triode，那等效電阻大小要怎麼判斷?) 要怎麼去判斷會落在哪個工作區呢？ 此外，Vout和VDD之間 會有多少的電壓差呢？ 這些問題已經困擾我有點久了 還請各位版上的大大不吝賜教 謝謝各位:) -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.113.237.228 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1477823224.A.A1B.html
推
10/30 19:20, , 1F
113也上來問@@ 辜狗搜圖 inverter VTC region 前幾張
10/30 19:20, 1F
→
10/30 19:23, , 2F
有問題丟辜狗就對了 找不到通常關鍵字改一下就會有~
10/30 19:23, 2F
推
10/31 07:27, , 3F
10/31 07:27, 3F
→
10/31 07:27, , 4F
是不是這個啊?
10/31 07:27, 4F
→
10/31 07:28, , 5F
cmos應該可以拉到VDD吧
10/31 07:28, 5F
→
10/31 14:35, , 6F
triode region; 如果i=0的話vout=vdd
10/31 14:35, 6F
→
11/01 17:17, , 7F
雖然是 113, 但是資工系的連這種基本電子學都不會也是
11/01 17:17, 7F
→
11/01 17:18, , 8F
可以理解的啦 畢竟不是每個113 都有113 資質
11/01 17:18, 8F
推
11/02 00:11, , 9F
基本上這是電子學一的基本範圍，你可以去旁聽電子一
11/02 00:11, 9F
推
11/03 01:15, , 10F
VGs算出來的是可以通過多大的電流，要加上負載才是工作區
11/03 01:15, 10F
→
12/04 10:57, , 11F
對阿，git大最厲害了，連問個問題也不行?
12/04 10:57, 11F
→
12/04 10:58, , 12F
下次我要問問題前是不是要先把ip遮起來阿?
12/04 10:58, 12F
→
12/04 10:58, , 13F
另外，也謝謝前幾樓的解答，小弟後來想通了:)
12/04 10:58, 13F
‣ 更多 NCTUbigGG 的文章
文章代碼(AID): #1O5ShueR (Electronics)