[問題] 請問有關Ethernet 10/100/1000 的測試
各位大大好:
不知道這邊有沒有大大比較熟悉Ethernet 10/100/1000 的physical layer compliance t
est?
小弟目前負責一個ARM架構的產品
其中SOC透過PHY晶片（板上）達成Ethernet 介面
客戶最近想要知道之後這個產品怎麼測試physical layer
經過一番研究
發現不同PHY chip 甚或10/100/1000的測試方法都有所不同
1. 目前所知現在所有的phy應該都有implement 1G 的test pattern,只要透過MDIO介面去
寫PHY chip特定的register,就可以讓PHY chip發出IEEE 規定的test pattern,所以在1G
的測試是沒什麼問題的
2. 比較有問題的是10/100，有些PHY chip有支援如1G的測試方式，只要下register, 就
可以叫PHY chip發test pattern. 但是我們目前使用的PHY chip
沒有這樣的功能，所以可能要使用其他方法. 目前看到的是Tektronix的一個app note,有
談到有關100base-tx的測試方法，利用他們的治具、另外加上一個hub, 可以使dut發出sc
rambled random idle sequence.
不知道這個發出的sequence是否就足夠完成所有的100Mb測項？
3. 另外10Mb就更麻煩，好像需要SOC的MAC自己發test pattern,這部份還不太清楚.
不知道有沒有做過這類測試的朋友
可以給小弟一些建議
看怎麼樣完成10/100的測試
（客戶用的應該是textronix 的TDSET3 tool)
感謝各位！ ^_^
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.140.74.247
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1476544820.A.543.html
推
10/15 23:44, , 1F
10/15 23:44, 1F
→
10/15 23:44, , 2F
10/15 23:44, 2F
推
10/16 10:53, , 3F
10/16 10:53, 3F
→
10/16 10:53, , 4F
10/16 10:53, 4F