[問題] CMOS裡的High low junction
大家好，小弟菜逼八，剛接觸AIC，很多都還不會，如果問題太白癡還請見諒QQ
想請問版上大大，在CMOS製程中，有一步是利用Conformal CVD deposition沈積SiO2
再將多餘的etch掉，產生Sidewall spacer
然後會形成一個high low junction
想請問這個high low junction是如何形成的？
然後形成這個有什麼好處RRR？
感謝QQQQQQQ
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.113.136.220
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1475591829.A.79A.html