[問題] PMOS的Gate輸入正電壓,還會導通?
請問增強型PMOS如果在直流時
送正電壓到Gate 不是應該是在截止區(cut off)嗎?
這時候Ids應該=0
可是今天碰到一個問題
如下列電路
http://imgur.com/A2Ldw52
在Gate端送+6v，在Drain送+2V，Source接地 可是竟然可以量測到IDS有電流
剛剛特地翻了電子學
Cut off區 Vgs<Vt ;Vgd<Vt
Triode區 Vgs>Vt Vgd>vt
saturation區 Vgs>Vt Vgd<Vt
還是想不透為什麼會有這狀況,希望可以請高手解答討論
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.136.72.31
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1464263685.A.441.html
推
05/26 19:59, , 1F
05/26 19:59, 1F
→
05/26 20:02, , 2F
05/26 20:02, 2F
→
05/26 21:07, , 3F
05/26 21:07, 3F
推
05/26 22:17, , 4F
05/26 22:17, 4F
推
05/27 14:21, , 5F
05/27 14:21, 5F
推
05/27 16:10, , 6F
05/27 16:10, 6F
推
05/28 16:40, , 7F
05/28 16:40, 7F
→
05/28 21:47, , 8F
05/28 21:47, 8F
推
05/31 21:12, , 9F
05/31 21:12, 9F
→
05/31 21:12, , 10F
05/31 21:12, 10F