[討論] 差動放大 vs 儀表放大 實際應用

看板Electronics作者 (dada)時間9年前 (2016/05/15 13:23), 編輯推噓3(303)
留言6則, 4人參與, 最新討論串1/1
大家好, 實際上在我們應用的場合下 我們在多干擾的狀況下 會去使用差動(分)放大電路 去對電壓訊號的放大和降低干擾 可是今天我在使用上發現單純使用差動放大電路 在這之前我先說一下兩個狀態 以Load cell舉例好了,假定我今天想去做一個校正 我把預設值調到 0v (0 kg)時,當我物體擺放上去,發生scale不準 的問題,當我調整差動比例後,沒擺放物體的電壓卻超過 0v,可能是1.0v 但也可能是 5.0v(最高12v),變成初始只非0v的狀態 現在是打算使用在差動前面做個可調整電壓的功能(儀表放大) 但是因為我對這兩種電路 不是很熟悉,我想問當我加入儀表電路後進行電壓校正 ,在差動的V1和V2的輸入點電壓,這個行為會不會讓干擾源也跟著放大? 導致輸出是很不穩定的波形? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.245.65.134 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1463289826.A.168.html

05/15 13:51, , 1F
差動是濾共模訊號 是不是壓電感應器的對照表跑掉?
05/15 13:51, 1F

05/15 15:03, , 2F
似乎在調整放大倍率後 連同低電壓的部分也放大了,造成
05/15 15:03, 2F

05/15 15:03, , 3F
有偏移的假象
05/15 15:03, 3F

05/15 17:21, , 4F
不太懂你表達的意思 什麼是差動比例? 電壓校正要校正什麼?
05/15 17:21, 4F

05/15 17:21, , 5F
最好放個電路 或是再把你的問題描述清楚一點
05/15 17:21, 5F

05/15 19:43, , 6F
你是調AD/DA的offset calibration嗎???
05/15 19:43, 6F
文章代碼(AID): #1NE0VY5e (Electronics)