[問題] 請問一些IC 測試基本知識

看板Electronics作者 (gecer)時間9年前 (2016/04/15 23:08), 9年前編輯推噓2(2推 0噓 4→)
留言6則, 2人參與, 最新討論串1/1
小弟目前從事IC 測試的工作 有幾個基本問題想詢問 1 IC 的同一個測試項 會用不同電壓條件去測 譬如high voltage VDD=0.9V normalvoltage VDD=0.8V low voltage VDD=0.65V 不曉得不同電壓條件的用意何在? 2 有時候會發現IC在pattern跑過進到某一個mode時候 若是將clock 關閉 IC 會測不穩 若是clock 還在會比較stable 想請問這是什麼原理? 非常感謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.134.181.194 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1460732916.A.AB2.html ※ 編輯: gecer (220.134.181.194), 04/15/2016 23:13:47
推
04/15 23:18, , 1F
把使用者當老粗當白痴，預期會暴力使用產品，所以出廠前
04/15 23:18, 1F
→
04/15 23:20, , 2F
也會這樣測試，在各種產品上都會做類似的極限測試啊
04/15 23:20, 2F
→
04/15 23:21, , 3F
像手機廠就會摔手機 (指第一項問題)
04/15 23:21, 3F
→
04/15 23:23, , 4F
例如使用者電源偷料，導致電源不穩
04/15 23:23, 4F
推
04/18 13:22, , 5F
1.Vlh = 0.9 Vhl = 0.65 threshold 0.8 或者 corner差異
04/18 13:22, 5F
→
04/18 13:26, , 6F
2.clk crosstalk or coupling, 關掉clk後delay一下再測?
04/18 13:26, 6F
‣ 更多 gecer 的文章
文章代碼(AID): #1N4GFqgo (Electronics)