[請益] 請問全華黃英叡老師翻譯 verilog
各位大大好:
小弟在念黃老師這本翻譯書時,
再念到chap 4,input不可以為reg,
但在p4-9頁,input卻又可以為 reg?
p4-10、p4-11,input都可以為 reg ?
我在這邊就被搞迷糊了,請問各位大大,是不是我誤解了什麼?
感謝各位大大
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 218.187.132.92
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1459657315.A.13B.html
→
04/03 16:56, , 1F
04/03 16:56, 1F

→
04/03 16:57, , 2F
04/03 16:57, 2F
→
04/03 16:58, , 3F
04/03 16:58, 3F
→
04/03 16:58, , 4F
04/03 16:58, 4F
→
04/03 16:59, , 5F
04/03 16:59, 5F
→
04/04 16:11, , 6F
04/04 16:11, 6F