[問題] hspice作圖問題
各位版上先進大家好!!
我目前在做關於delay locked loop的專題
遇到一點瓶頸想請教大家
我目前做好了一個完整的Self-biased DLL
其Delay stage是用下圖這種:
http://i.imgur.com/px0Nb4c.jpg
我現在要模擬電壓V_bp(0~1.8 x軸)對延遲時間(y軸)的圖以得到最大延遲時間及最小延
遲時間 , 就能得到這個延遲迴路可以鎖定的時脈頻率範圍。
但我不知道該如何得到電壓對時間的圖
一個是要下.dc ,一個要下.tran
我要怎麼把它們作圖?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.246.8.58
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1459079277.A.C63.html
※ 編輯: aspwell520 (27.246.8.58), 03/27/2016 19:49:50
※ 編輯: aspwell520 (27.246.8.58), 03/27/2016 19:50:18
→
03/27 23:04, , 1F
03/27 23:04, 1F
推
03/27 23:15, , 2F
03/27 23:15, 2F
→
03/27 23:15, , 3F
03/27 23:15, 3F
→
03/27 23:36, , 4F
03/27 23:36, 4F