[問題] EDA CLOUD NAND閘 LVS問題

看板Electronics作者saes2005 (saes2005)時間10年前 (2015/12/30 21:30)推噓2(2推 0噓 4→)

留言6則, 3人參與討論串1/1

如題我在EDA CLOUD上畫一個NAND GATE 佈局長這樣子 http://i.imgur.com/6lVQArG.jpg

DRC有過了但在LVS不論有加或沒有加 -hier 這個參數 LVS都看不到笑臉後來看到report 發現底下的NMOS變成了SMN2這個元件這是我在rule內有加上或更改置底文內的條件就麻煩各位大大指點一下了 -- OVERALL COMPARISON RESULTS # ################### _ _ # # # * * # # # CORRECT # | # # # # \___/ # ################### -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.135.9.35 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1451482255.A.F0B.html

→

saes2005

12/31 01:04, , 1^F

12/31 01:04, 1^F

推

Baneling

12/31 11:27, , 2^F

12/31 11:27, 2^F

→

saes2005

12/31 13:04, , 3^F

12/31 13:04, 3^F