[問題] 關於負Hold Time的定義

看板Electronics作者 (sora)時間10年前 (2015/10/06 14:46), 編輯推噓3(3推 0噓 7→)
留言10則, 5人參與, 最新討論串1/1
想請問各位前輩負Hold Time或Hold Time負值是指哪一段 我知道Hold Time但負的實在有點想不通 所以想請教前輩們 謝謝m(_ _)m -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.115.73.146 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1444113984.A.68B.html
→
10/06 15:18, , 1F
負的不就是violation了嗎? @_@
10/06 15:18, 1F
推
10/06 18:12, , 2F
直观想觉得是data capture window开在正缘前,是latch吗?
10/06 18:12, 2F
推
10/06 19:53, , 3F
Hold time can be negative, which means the data can
10/06 19:53, 3F
→
10/06 19:54, , 4F
change slightly before the clock edge and still be
10/06 19:54, 4F
→
10/06 19:54, , 5F
properly captured.
10/06 19:54, 5F
→
10/06 19:56, , 6F
Setup and Hold TIme, Only-VLSI, http://goo.gl/0LbeKh
10/06 19:56, 6F
推
10/07 01:34, , 7F
因為內部的data已經讀出且被latch住了。
10/07 01:34, 7F
→
10/07 12:13, , 8F
FF的Din值變了，拉該顆FF的CP&D 訊號出來看，trace D path
10/07 12:13, 8F
→
10/08 11:00, , 9F
DATA從進入點到內部作用點需要的時間比CLK需要的時間還長
10/08 11:00, 9F
→
10/13 03:29, , 10F
長知識了 m(_ _)m
10/13 03:29, 10F
‣ 更多 sora10032 的文章
文章代碼(AID): #1M4sv0QB (Electronics)