[問題] SAR ADC之比較器遇天線效應&拆解MIMCap PDK之疑問

看板Electronics作者 (棄子)時間8年前 (2015/09/09 23:23), 8年前編輯推噓3(3推 0噓 8→)
留言11則, 4人參與, 最新討論串1/1
大家好 小魯在設計SAR ADC之比較器時 沒有顧慮到此問題(Antenna Rule) 小魯的MIM CAP相對於比較器的input gate 比例超過限制 小魯上網查了一下 可以用跳線法解決此問題 但是有點不是很理解這方法的使用規則@@? 另外小魯想到的方法是 加大input pair 的sizing 但是pre-sim的ENOB卻因此而下降 想問各位前輩 有更高深的解法嗎@@? 另外有方法在pres-im 就事先預防嗎? 謝謝您耐心的閱讀:) -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.248.117.235 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1441812180.A.839.html ※ 編輯: dinocyj (111.248.117.235), 09/09/2015 23:25:16
推
09/09 23:35, , 1F
電容下板先往上層metal走，再往下接到你要的地方
09/09 23:35, 1F
小魯使用的是top plate sampling cap的上板(M6) 必須接到比較器的input 和 SAH 使用的的製程(U18)最高也是M6 另外小魯想加問 小魯把PDK裡的MIM CAP flatten後 把它由原來的長方形改成 正方形方便layout 也想看能否減少寄生電容 不知道這樣做會不會影響到真實的電路呢? 另外小魯看到M6 連接MMC層是使用VI5 這樣對嗎@@? 第一次拆PDK 而且是最重要的電容.... 我覺得有點恐怖QQ ※ 編輯: dinocyj (111.248.117.235), 09/09/2015 23:51:22
→
09/09 23:51, , 2F
diode
09/09 23:51, 2F
推
09/10 00:41, , 3F
09/10 00:41, 3F
→
09/10 00:42, , 4F
加diode應該是最快的
09/10 00:42, 4F
推
09/10 01:40, , 5F
PDK給你的應該是一端出在M6一端出在M5,M6那邊就接比較器輸
09/10 01:40, 5F
→
09/10 01:40j, , 6F
入，M5要先用via接到M6走一段之後再用via接到低層Metal，然
09/10 01:40j, 6F
→
09/10 01:40, , 7F
後再接到你的inverter輸出
09/10 01:40, 7F
→
09/10 01:41, , 8F
另外，電容不建議自己修改，因為你改了之後，mismatch mide
09/10 01:41, 8F
→
09/10 01:41, , 9F
l就不準了
09/10 01:41, 9F
→
09/10 01:42, , 10F
”model"
09/10 01:42, 10F
他是長方形的 bottom的M5 有在旁邊上到M6 -------------------------------------- | -------------------------------- | | | | | | -------------------------------- | | | | -------------------------------- | | | | | | | | | | | | | | | | | | | | | | | | | | ------------------------------- | | | ---------------------------------------| 不知道為啥畫完圖右邊分開了0.0 因為有多餘的地方 小魯把他拆掉@@ ※ 編輯: dinocyj (223.137.202.151), 09/11/2015 02:34:52
→
09/11 06:00, , 11F
Input pair的Cin對電容陣列造成charge sharing了吧?
09/11 06:00, 11F
‣ 更多 dinocyj 的文章
文章代碼(AID): #1Ly4xKWv (Electronics)