[問題] 關於設計op的想法

看板Electronics作者 (TJ)時間10年前 (2015/09/02 10:45), 編輯推噓4(4推 0噓 6→)
留言10則, 3人參與, 最新討論串1/1
各位神人大家好 我要設計的op 是ptype CL=10p .18製程 vdd=1.8v Bias 電路的部分並不是用current source 是接mos 去設計mos 由於前一次設計的op 有達到想要的DC增益60db 但是因為unit gain 頻寬太小 大約才幾KHz 即使加上補償還是無法達到60MHz 所以打算重新設計 目前打算是將第一級的增益 達到至少45~55db左右 這樣一來 第二級就可以 降低增益 提高頻寬 我是先設計好各點電壓確定它在飽和區 然後再去調size 讓它的gm值達到想要的值 然後經由固定電壓和電流 再一級一級去做 不過 現在卡在 第一級差動+電流主動負載 怎麼做都只有20~33db左右 而ro的部分 又會跟gm做取捨 然後做的時候就有卡關了 不知道 各位的經驗來說 我這樣的方法是否可行 或是有什麼其他的方法可以參考 謝謝大家! -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 123.193.36.26 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1441161909.A.7D1.html
推
09/02 19:58, , 1F
你第一級偏壓一定進linear,不然gain不可能這麼低
09/02 19:58, 1F
推
09/02 22:38, , 2F
頻寬就是用電流去換啊
09/02 22:38, 2F
推
09/05 22:25, , 3F
別用微調的 搞清楚參數間的關係
09/05 22:25, 3F
→
09/05 22:26, , 4F
建議你畫出不同Id W下的gm圖 跟不同Vds Id下的ro圖
09/05 22:26, 4F
→
09/05 22:27, , 5F
要不同Vds是因為.18很可能會有非定值的ro關係
09/05 22:27, 5F
→
09/05 22:27, , 6F
有了圖想清楚關係在去做 不然你會覺得什麼參數都在Tradeoff
09/05 22:27, 6F
→
09/05 22:29, , 7F
這兩張圖再演化就可以變成gm/Id法
09/05 22:29, 7F
→
09/05 22:29, , 8F
但是你直接看gm/Id法只會覺得他怎麼會這樣定 真奇怪
09/05 22:29, 8F
推
09/05 22:31, , 9F
Device Sizing是很基本的東西 不知道為什麼幾乎都沒在教
09/05 22:31, 9F
→
09/05 22:32, , 10F
每次做實驗就是一堆人開始狂調整參數 直到符合Spec
09/05 22:32, 10F
‣ 更多 foye0922 的文章
文章代碼(AID): #1LvcArVH (Electronics)