[問題] SAR ADC with DEC 如何產生DATA_VALID
各位前輩大家好:)
小魯最近在研究SAR ADC
並且加入Digital Error Correction(DEC)
((參考ISSCC2010
((A 10b 100MS/s 1.13mW SAR ADC with binary-scaled error compensation
在ADC core 後端直接 接到DEC
因此DEC 的加法器會先運算一段時間才有正確值輸出
想問各位前輩 如何在DEC後方產出DATA_VALID 訊號給邏輯分析儀
小魯目前想到到的方法是 在ADC core 後方 接上 DFF陣列1
等ADC 13筆都完成時會有CLK10
((內有3筆redundancy c3c c6c c9c
CLK10在加上delay1 去啟動DFF陣列1 之後給DEC運算
DEC後方一樣接DFF陣列2
在delay1後面再接delay2 再去DFF陣列2
在delay2後面再接delay3當作DATA_VALID
不知道這樣的可行性可嘛？
小魯主要困惑在 這樣timing的正確性
還是前輩們 有更好的方法？
謝謝各位的閱讀
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.136.6.186
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1440906536.A.5B4.html
推
08/30 12:54, , 1F
08/30 12:54, 1F
→
08/30 12:56, , 2F
08/30 12:56, 2F
→
08/30 12:57, , 3F
08/30 12:57, 3F
→
08/31 11:23, , 4F
08/31 11:23, 4F
→
08/31 11:23, , 5F
08/31 11:23, 5F
推
08/31 13:26, , 6F
08/31 13:26, 6F